ЦМОС Гате Цирцуитри

Common Source, Gate, and Drain (Јули 2019).

$config[ads_text] not found
Anonim

ЦМОС Гате Цирцуитри

Поглавље 3 - Логичка капија


До ове тачке, наша анализа транзисторских логичких кругова била је ограничена на парадигму ТТЛ дизајна, при чему се користе биполарни транзистори, а опћа стратегија плутајућих улаза је еквивалентна "високим" (повезаним на В цц ) улазе - и сходно томе, одржава се допуштена излазна фаза "отвореног колектора". Међутим, то није једини начин да се изграде логичке капије.

Транзистори поља-ефекти

Транзистори на терену, нарочито на разне врсте изолације, могу се користити у дизајну улазних кругова. ИГФЕТ-ови имају тенденцију да допуштају веома једноставне дизајн склопова као напон контролисане уређаје, а не уређаје под контролом струје. Узмите, на пример, следеће круг инвертора направљене помоћу ИГ и П-и Н-канала:

Обратите пажњу на ознаку "В дд " на позитивном терминалу за напајање. Ова ознака прати исту конвенцију као " Вцц " у ТТЛ круговима: она представља константни напон који се примјењује на одвод ваздушног транзистора у односу на тло.

Транзистори поља са ефектом у вратима

Хајде да повежемо овај прекидни круг са извором напајања и улазним прекидачем и испитамо његову операцију. Обратите пажњу на то да су ти ИГФЕТ транзистори Е типа (Енханцемент-моде), тако да су уобичајени уређаји искључени . Потребан је напон између капије и одвода (заправо између врата и подлоге) правилног поларитета да би их утврдио.

Горњи транзистор је ИГФЕТ П-канала. Када је канал (подлога) постао позитивнији од врата (гате негативно у односу на подлогу), канал је побољшан и струја је дозвољена између извора и одвода. Дакле, на горњој илустрацији, горњи транзистор је укључен.

Доњи транзистор, који има нулти напон између врата и подлоге (извор), је у нормалном режиму: искључен . Стога, дејство ових два транзистора је такво да излазни прикључак струјног кола има солидну везу са В дд и врло високом отпорношћу на земљу. Ово чини излаз "високим" (1) за "ниско" (0) стање улаза.

Затим ћемо преместити улазни прекидач на другу позицију и видети шта ће се догодити:

Сада је доњи транзистор (Н-канал) засићен јер има довољан напон правилног поларитета који се примјењује између врата и подлоге (канала) како би се укључио (позитиван на вратима, негативан на каналу). Горњи транзистор, који има нулти напон између њене капије и подлоге, је у нормалном режиму: искључен . Дакле, излаз овог кола је сада "ниско" (0). Јасно је да ово коло показује понашање претварача или НОТ гате.

Комплементарни метал оксидни полупроводници (ЦМОС)

Употреба поља транзистора уместо биполарних транзистора значајно је поједноставила дизајн инверторске капије. Имајте на уму да излаз ове капије никада не лебди, као што је случај са најједноставнијим ТТЛ склопом: он има природну конфигурацију "тотем-пола", способна да истовремено напушта и потопи оптерећење. Кључ у елегантном дизајну овог кола је комплементарна употреба ИГФЕТ-ова П-и Н-канала. С обзиром да су ИГФЕТ-и познати као МОСФЕТ-и ( М етал- О киде- С емондуцтор Ф иелд Е ффецт Т транзистори), а ово коло користи заједно и П-и Н-каналне транзисторе заједно, општа класификација која се даје овдашњим круговима као што је ова ЦМОС : Ц додатни М етал О киде С емондуцтор.

ЦМОС капије: изазови и решења

ЦМОС кругови не задиру у инхерентне нелинеарности транзистора са ефектом поља, јер као дигитални кругови њихови транзистори увек раде било у засићеним или прекидним режимима, а никад у активном режиму. Међутим, њихови улази су осетљиви на високе напоне генерисане изворима електростатичког (статичког електрицитета), а могу се чак активирати у "високе" (1) или "ниске" (0) стања помоћу лажних извора напона ако остају лебдећи. Из тог разлога, није препоручљиво дозволити улаз у ЦМОС логички улаз у било које околности. Имајте на уму да се ово веома разликује од понашања ТТЛ гате-а, при чему је пливајући улаз сигурно протумачен као "висок" (1) ниво логике.

Ово може проузроковати проблем ако се улаз у ЦМОС логичку капију покреће прекидачем са једним бацачем, гдје једно стање има чврсто повезан улаз са било којим В дд или тлом, а друго стање има плутајући улаз (који није повезан са било чим) :

Такође, овај проблем се јавља ако се инпут од ЦМОС гатеа покреће отворена колекторска ТТЛ капија. Пошто такав излаз ТТЛ гате-а плута када је "висок" (1), улаз за ЦМОС гате ће бити остављен у неизвесном стању:

Срећом, постоји једноставно решење за ову дилему, која се често користи у ЦМОС логичким колекторима. Кад год се прекидач са једним бацањем (или било којим другим врстама излазних врата) неспособан за извор и струјање тона, користи за увођење ЦМОС улаза, отпорник повезан са било којим В дд или тлом може се користити за обезбеђивање стабилног нивоа логике за стање у којем излази погонски уређај плутајући. Вредност овог отпорника није критична: 10 кΩ је обично довољна. Када се користи за обезбеђивање "високог" (1) нивоа логике у случају плутајућег извора сигнала, овај отпорник је познат као отпорни отпорник :

Када се такав отпорник користи за обезбеђивање "ниског" (0) нивоа логике у случају извора плутајућег сигнала, познат је као отпорник за одбацивање . Опет, вредност за отпуштање отпора није критична:

Пошто ТТЛ излази отвореног колектора увек потапају, никад нису изворни, струјни, повлачити отпорнике су неопходни када повезују такав излаз на улаз ЦМОС гатеа:

Иако ЦМОС капије коришћене у претходним примерима су сви инвертори (један улаз), исти принцип отпуштања и отпуштања се примењује на ЦМОС капије са више улаза. Наравно, за сваки улаз улаза потребан је посебан отпорник за подизање или одбојност:

Ово нас доводи до следећег питања: како дизајнирамо више улазних ЦМОС капија као што су АНД, НАНД, ОР и НОР "НАНД гате, ЦМОС">

На пример, овде је шематски дијаграм за ЦМОС НАНД гате:

Обратите пажњу на то како транзистори К 1 и К 3 подсећају на комплементарни пар повезан са серијом из склопа претварача. Оба су контролисана истим улазним сигналом (улаз А), горњи транзистор се искључује и доњи транзистор се укључује када је улаз "висок" (1) и обрнуто. Такође, обратите пажњу на то како се транзистори К 2 и К 4 слично контролишу истим улазним сигналом (улаз Б) и како ће они показати исто понашање за исте улазне логике. Горњи транзистори оба пара (К 1 и К 2 ) имају паралелни извор и одводни прикључак, док су доњи транзистори (К 3 и К 4 ) серијски повезани. Оно што значи је да ће излазак бити "висок" (1) ако било који горњи транзистор наситава и ићи ће на "ниско" (0) само ако насиже ниже ниже транзисторе. Следећи низ илустрација приказује понашање ове НАНД гате за све четири могућности нивоа логике улаза (00, 01, 10 и 11):

Као и код ТТЛ НАНД гате-а, ЦМОС НАНД гате коло се може користити као полазна тачка за креирање АНД гате-а. Све што треба додати је још једна фаза транзистора за инвертирање излазног сигнала:

ЦМОС НОР Гатес

Круг за ЦМОС НОР користи четири МОСФЕТ-а као и НАНД гате, осим што су њени транзистори различито уређени. Умјесто два паралелна извора (горња) транзистора повезана са В дд и два серијско спојена потопљена (доња) транзистора спојена на земљу, НОР гате користи два транзистора с серијским спојењем и два паралелно повезана транзистора као што су:

Као и код НАНД гатеа, транзистори К 1 и К 3 раде као комплементарни пар, као и транзистори К 2 и К 4 . Сваки пар се контролише једним улазним сигналом. Ако је или улаз А или улаз Б "висок" (1), барем један од доњих транзистора (К3 или К4) ће бити засићен, чиме ће се излаз "низак" (0). Само у случају да су оба улаза "ниска" (0) оба доња транзистора ће бити у режиму прекидања, а оба горња транзистора бити засићена, услови неопходни да се излаз "високо" (1). Ово понашање, наравно, дефинише НОР логичку функцију.

ЦМОС ИЛИ Гатес

ИЛИ функција може бити изграђена од основног НОР гатеа са додатком фазе претварача на излазу:

ТТЛ вс. ЦМОС: Предности и мане

Будући да се чини да свака капија која се може конструисати користећи ТТЛ технологију може се дуплирати у ЦМОС-у, зашто ова два "породица" логичког дизајна и даље коегзистирају "Фаноут">

ЦМОС гате такође извлачи много мање струје од излаза погонске греде него ТТЛ капија, јер МОСФЕТ-ови су напонско контролисани, а не уређаји који контролишу струју. То значи да једна капија може возити много више ЦМОС улаза од ТТЛ улаза. Мерење количине улазних улазних врата од једног излазног вратила може се покретати назвати фаноут .

Још једна предност коју ЦМОС гате модели уживају у ТТЛ-у је много шири дозвољени опсег напона напајања. Док су ТТЛ капије ограничене на напон напајања (В цц ) између 4.75 и 5.25 волта, ЦМОС капије обично могу радити на било ком напону између 3 и 15 волти! Разлог оваквог диспаритета у напајању напајања је одговарајући предикат потреба МОСФЕТ-а у односу на транзисторе биполарних спојева. МОСФЕТе се контролишу искључиво напоном на вратима (у односу на подлогу), док су БЈТс уређаји контролисани струјом . Отпорности струјног кола ТТЛ-а прецизно су израчунате за исправну струју пристајања уз претпоставку регулисаног напона од 5 В. Свака значајна одступања у напону напајања резултираће неисправним струјањима струје транзистора, што доводи до непоузданог (непредвидивог) рада. Једини ефекат који варијације напона напајања имају на ЦМОС капију је дефиниција напона "високе" (1) стања. За ЦМОС капију која ради на 15 волти напона напајања (В дд ), улазни сигнал мора бити близу 15 волти како би се сматрала "високим" (1). Праг напона за "ниско" (0) сигнал остаје исти: близу 0 волта.

Један је одлучио да недостатак ЦМОС-а представља спору брзину, у поређењу са ТТЛ. Улазни капацитети ЦМОС капије много су много већи од упоредиве ТТЛ гате-захваљујући кориштењу МОСФЕТ-а, а не БЈТ-а, па ће ЦМОС гатеажа бити спорија да би одговорила на транзицију сигнала (ниско-висока или обрнуто) од ТТЛ гате-а, сви остали фактори су једнаки. РЦ временска константа формирана отпорима кола и улазном капацитивношћу капије имају тенденцију да ометају брзу брзину раста и пада дигиталног логичког нивоа, чиме се деградирају перформансе високих фреквенција.

Стратегија за минимизирање овог инхерентног недостатка кола ЦМОС гатеа је да "пуфер" излазног сигнала са додатним транзисторским фазама, како би се повећао укупни напон у напону уређаја. Ово омогућава бржи излазни излазни напон (висока-ниска или ниска-висока) за улазни напон који се полако мења из једног логичког стања у други. Размотрите овај пример, "неупотребљене" НОР гате-а против "пуфериране" или Б-серије, НОР гате:

У суштини, побољшање дизајна Б серије додаје два инвертера на излаз једноставног НОР круга. Ово не послује ништа што се тиче дигиталне логике, јер два каскадна претварача једноставно отказују:

Међутим, додавање ових ступња претварача у коло служи сврси повећања укупног напона, чинећи учинак осјетљивијим на промјене у улазном стању, радити на превазилажењу инхерентне спорости проузроковане улазним капацитетом ЦМОС капије.

  • ПРЕГЛЕД:
  • ЦМОС логичке капије су израђене од ИГФЕТ (МОСФЕТ) транзистора умјесто биполарних транзистора.
  • Улази ЦМОС гате су осетљиви на статички електрицитет. Они могу бити оштећени високим напоном, и они могу претпоставити било који ниво логике ако остају лебдећи.
  • Пуллуп и пуллдовн отпорници се користе да спрече улазак ЦМОС улаза са плутајућег ако се управља помоћу извора сигнала који може да врши само изворе или потапање струје.
  • ЦМОС капије распростиру далеко мање енергије него еквивалентне ТТЛ капије, али њихова дисипација снаге расте са фреквенцијом сигнала, док је расипање снаге ТТЛ капије приближно константно у широком спектру радних услова.
  • Улази ЦМОС гатеа извлаче много мање струје од ТТЛ улаза, јер су МОСФЕТ-ови контролисани напоном, а не уређаји који контролишу струју.
  • ЦМОС капије могу радити на много ширем опсегу напона напајања него ТТЛ: типично 3 до 15 волти наспрам 4, 75 до 5, 25 волта за ТТЛ.
  • ЦМОС капије имају тенденцију да имају много нижу максималну радну фреквенцију од ТТЛ капија због улазних капацитета узрокованих МОСФЕТ капијама.
  • ЦМОС капије серије Б имају "пуфериране" излазе за повећање напона од улаза до излаза, што резултира бржим излазним одговорима на промјене улазног сигнала. Ово помаже у превазилажењу инхерентне спорости ЦМОС капија захваљујући улазној капацитивности МОСФЕТ-а и РЦ временске константе.